三星去年6月30日开始量产采用第一代GAA（Gate-All-AroundT）技术的3纳米制程芯片，打破FinFET性能限制，降低工作电压，提高能耗比，增加驱动电流提升芯片性能。
据外媒报导，三星会在11号开始举行VLSI技术和电路研讨会上介绍其第二代3纳米制程。当天同时也是台积电技术论坛台北场开场之日，三星此时宣布也颇有较劲意味。
三星预告介绍其第二代3纳米制程，将使用第二代MBCFET架构，是第一代3纳米GAA基础上再优化。与4纳米低功耗制程技术相较，三星第二代3纳米制程技术，在相同功率和晶体管数量下，运算效能提高22%，相同频率和复杂性下功耗降低34%，芯片面积缩小21%。
据介绍，与传统FinFET相较，GAA优点之一是泄漏电流减少。通道厚度可调整，以提高性能或降低功耗。第二代3纳米制程提供更大的设计灵活性，使用不同宽度MBCFET，有机会在2024年开始与台积电先进制程竞争。
三星旗下设备解决方案部门负责人接受采访时坦承，半导体制程落后台积电，但三星更早采用GAA晶体管技术是优势，5年内可超过台积电。
另据报导，三星也还在改进4纳米制程，目标是透过SF4P缩小与台积电的差距，下半年量产。三星还计划推出高性能CPU和GPU的4HPC。但几乎同一时间台积电会推出N3P增强型纳米制程，究竟谁能胜出还未知。
本文来自投稿，不代表长河网立场,转载请注明出处： http://www.changhe99.com/a/jnd7ZV3jwJ.html
